PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-062469

(43) Date of publication of application: 12.03.1993

(51)Int.Cl.

G11C 11/409 G11C 11/406

(21)Application number: 04-004864

(71)Applicant: NATL SEMICONDUCTOR CORP

<NS>

(22)Date of filing:

14.01.1992

(72)Inventor: MOAZZAMI REZA

JAFFE JAMES M

(30)Priority

Priority number: 91 642022

Priority date : 16.01.1991


Priority country: US

(54) REFLECTOR OF FERROELECTRIC CAPACITOR

(57)Abstract:

PURPOSE: To extend the durability of the ferroelectric capacitor by refreshing a ferroelectric substance.

CONSTITUTION: The ferroelectric substance is refreshed by being applied with a voltage across the ferroelectric capacitor 12, and the voltage is much higher than the voltage that the capacitor is experienced in its ordinary operation period. In a memory array equipped with ferroelectric capacitor cells, a memory cell 10 is read first and this data are temporarily stored in a relative sense amplifier 22. Then the temporarily stored data is written back to the memory cell to refresh the capacitor. A refreshing circuit connected between a driving line 18 and a bit line 20 is common to many cells and driven with a voltage which is much higher than the



voltage that the memory cell is experienced in during the ordinary read operation period. A VCC ground pulse train is applied to the driving line and its inverted waveform is applied to the bit line during the refreshing operation period.

LEGAL STATUS

[Date of request for examination]

28.12.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

3220495

[Date of registration]

10.08.2001

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In order to charge said ferro-electric capacitor and to discharge during the normal operation period of the circuit relevant to said capacitor in the approach of extending the endurance of a ferro-electric capacitor, an electrical potential difference is impressed. It is the thing which said electrical potential difference does not exceed [thing] the operating voltage defined beforehand, and makes useful information store in said ferro-electric capacitor. Cross said capacitor and a refresh signal level with bigger magnitude than said electrical potential difference which is impressed during said normal operation period to said capacitor and which was defined beforehand is given periodically 1 time or more than it. Said refresh signal level is an approach characterized by having each above-mentioned step effective for reviving the ferroelectric matter of said capacitor.

[Claim 2] The approach characterized by crossing said ferro-electric capacitor and impressing a digital refresh signal level further in claim 1.

[Claim 3] The approach further characterized by impressing said refresh signal level during said normal operation period in claim 1.

[Claim 4] The approach characterized by crossing said ferro-electric capacitor and impressing said refresh signal level in order to carry out reestablishment of the polarization condition of the request stored by said capacitor further in claim 1.

[Claim 5] In the memory cell possessing a ferro-electric capacitor, a switching transistor, a WORD line, the bit line, and drive Rhine In the approach of extending the endurance of said ferro-electric capacitor, said memory cell is accessed by carrying out the address of said WORD line. In order to perform the read or the writing of said cel about a polarization condition, cross said ferro-electric capacitor and the electrical potential difference of the first magnitude is made to impress. The approach characterized by having each above-mentioned step which crosses said ferro-electric capacitor and impresses the electrical potential difference of the second bigger magnitude than said first magnitude in order to make the ferroelectric matter of said capacitor refresh.

[Claim 6] The approach characterized by driving said drive Rhine in the magnitude of said second electrical potential difference, and maintaining said bit line on a fixed electrical potential difference substantially further in claim 5.

[Claim 7] The approach characterized by making said bit-line electrical potential difference increase so that the potential which maintained further in claim 5 on the drive Rhine electrical potential difference which appointed said drive Rhine beforehand, and crossed said ferro-electric capacitor, and was impressed may be equivalent to said second magnitude.

[Claim 8] The approach characterized by making said refresh actuation start in the count which counted further the number of the memory access cycles exposed by said cel in claim 5, and was defined beforehand.

[Claim 9] The approach characterized by the thing which set beforehand after one refresh actuation further in claim 5 before starting refresh actuation since then, and to do for time amount period standby. [Claim 10] claim 9 -- setting -- further -- between said refresh actuation -- un--- 1 -- the approach

characterized by the thing [like] to do for time amount period standby.

[Claim 11] The approach characterized by refreshing said cel further in claim 8 on the refresh electrical potential difference of the magnitude to which it was made to increase in the refresh actuation after each **

[Claim 12] The approach characterized by refreshing said memory cell periodically in claim 5 in a mode to which the time amount period between refresh actuation becomes still shorter further.

[Claim 13] claim 5 -- setting -- further -- said ferro-electric capacitor -- crossing -- about 2 -- impressing -3V -- the read of said cel -- carrying out -- and said ferro-electric capacitor -- crossing -- about 5 -- the approach characterized by making said cel refresh by impressing V.

[Claim 14] The approach characterized by carrying out when the semiconductor chip has the array of said ferro-electric capacitor cel and said refresh actuation makes the supply voltage to said chip increase in claim 5.

[Claim 15] The approach that said ferro-electric capacitor is made to expose to two or more pulses during each refresh actuation period, and each pulse is further characterized by having the magnitude corresponding to said second magnitude in claim 5.

[Claim 16] The circuit characterized by enforcing the approach of claim 5.

[Claim 17] In the approach of making the endurance of the memory array which has the cel in which the address of a large number in which each cel possesses the ferro-electric capacitor is possible extending

(a) One cel of said array is refreshed by impressing the address to the WORD line relevant to said cel.

(b) In order to make the ferro-electric capacitor matter refresh, cross said ferro-electric capacitor through drive Rhine and the bit line, and an electrical potential difference higher than the usual electrical potential difference is impressed. (c) Approach characterized by having each above-mentioned step periodically refreshed for the cel of others of said array by repeating a step (a) and (b) on a target serially, and performing them.

[Claim 18] The approach further characterized by refreshing said array during a memory read-cycle period in claim 17.

[Claim 19] The approach characterized by carrying out the refresh sequence by storing temporarily the data which read said cel and are further related in a sense amplifier in claim 17, and refreshing said memory cell, and writing in again said data stored temporarily in said memory cell.

[Claim 20] The approach characterized by maintaining a bit-line electrical potential difference uniformly, and making a drive Rhine electrical potential difference increase during said refresh period further in claim 17.

[Claim 21] The approach characterized by making the electrical potential difference which crosses said ferro-electric capacitor increase to magnitude bigger about 50% than the magnitude which crosses said capacitor and is usually further impressed during a read-cycle period in claim 17.

[Claim 22] The approach characterized by further usually impressing the electrical potential difference of Vdd/2 substantially to each ferro-electric capacitor during a read actuation period, and crossing each ferro-electric capacitor and impressing the electrical potential difference of Vdd during a refresh actuation period in claim 17.

[Claim 23] The approach characterized by for said array having the cel of the gestalt of a line and a train, and refreshing the cel of each line on a target serially during each single refresh actuation period in claim 17.

[Claim 24] The circuit characterized by enforcing the approach of claim 17.

[Claim 25] The array which each cel becomes from two or more memory cells which have a ferroelectric capacitive element in a ferroelectric memory array is prepared. The circuit which accesses said array in order to carry out the address of the desired memory cell is prepared. The electrical-potential-difference drive circuit which crosses the ferro-electric capacitor of said cel by which the address was carried out, and impresses the electrical potential difference of the first magnitude during usual memory read / write-in actuation period is prepared. The memory array characterized by establishing a means to cross the capacitive element of each cel by which the address was carried out, and to impress the second electrical potential difference of bigger magnitude than said first magnitude

during the refresh actuation period for making the ferroelectric matter of said capacitive element refresh.

[Claim 26] The memory array characterized by preparing the circuit which drives said capacitive element on the second electrical potential difference since the matter of said capacitor is further refreshed during the refresh actuation period following memory read actuation in claim 25.

[Claim 27] The memory array characterized by forming further the counter which counts the number of memory access cycles in claim 25, and establishing a means to answer a predetermined count and to make refresh actuation start.

[Claim 28] The memory array characterized by forming said counter on a semiconductor chip with said array in claim 27.

[Claim 29] The memory array to which said counter is characterized by having a non-volatile stage in claim 27.

[Claim 30] The memory array to which said memory array is formed on the silicon chip, and said counter is characterized by being separated and located from said chip in claim 27.

[Claim 31] The memory array characterized by establishing a means for it to be formed on the semiconductor chip with which the supply voltage by which said array is defined as Vcc is supplied in claim 25, and to make supply voltage increase during a refresh actuation period.

[Claim 32] The common drive line circuit which impresses an electrical potential difference further in claim 25 to many ferro-electric capacitors of each cel connected to common drive Rhine is prepared. And the memory array characterized by preparing the circuit which is connected with said drive line circuit, drives drive Rhine on the electrical potential difference of the first magnitude for read actuation, and drives drive Rhine during a refresh actuation period on the electrical potential difference of the second bigger magnitude than said first magnitude.

[Claim 33] It is the memory array which the sense amplifier is further formed in claim 25 in relation to the bit line to which said memory cell is connected, and is characterized by said sense amplifier having the electrical-potential-difference drive circuit which drives said bit line on the first electrical potential difference during the usual rewrite actuation period, and drives the bit line on a still higher electrical potential difference during a refresh actuation period.

[Claim 34] The memory array characterized by preparing the drive circuit which crosses each ferroelectric capacitor and impresses a refresh electrical potential difference directly further in claim 25. [Claim 35] The memory array characterized by for said drive circuit crossing common drive Rhine and the common bit line, and connecting it in claim 25.

[Claim 36] The memory array to which it is characterized by having another CMOS transistor pair connected to the bit line in claim 35 while said drive circuit has the CMOS transistor pair connected to drive Rhine.

[Claim 37] The memory array characterized by forming the inverter which reverses a driving signal before being further impressed in claim 36 to one side of said CMOS transistor pairs, in order to give a phase gap signal.

[Claim 38] The array which each cel becomes from two or more memory cells which have a ferroelectric capacitive element in a ferroelectric memory array is prepared. The circuit which accesses said array in order to carry out the address of the desired memory cell is prepared. In order to attain to the ferroelectric capacitive element of the cel by which the address was carried out and to transmit the charge from it, many memory cells and the common bit line are prepared. In order to impress driver voltage to a ferroelectric capacitive element, drive Rhine is prepared in common to many memory cells. Connect with said bit line and said drive Rhine, and at least one ferroelectric capacitive element of a cel relevant to said drive Rhine and bit line is crossed. The ferroelectric memory array characterized by preparing the drive circuit for impressing a refresh electrical potential difference directly.

[Claim 39] The ferroelectric memory array characterized by constituting the cel so that the electrical potential difference which crosses a ferroelectric capacitive element and is obtained as a result may always be under V, and a charge may be distributed between a ferroelectric capacitive element and the capacity of the bit line, and for the electrical potential difference of V crossing drive Rhine and the bit

line, and impressing it during a refresh actuation period during the usual cel access period in claim 38. [Claim 40] The ferroelectric memory array characterized by preparing further the oscillator which impresses two or more refresh electrical-potential-difference pulses to a ferroelectric capacitive element during a refresh actuation period in claim 38.

[Claim 41] It is the ferroelectric memory array which the decoder which decodes the count which the counter which totals the number of accesses to said array is further formed in claim 38, and said counter defined beforehand is prepared, and is characterized by the ability of the output of said decoder to operate so that it may make refresh actuation start.

[Claim 42] The ferroelectric memory array characterized by establishing a means to preset further in claim 41 to the count which defined said counter beforehand.

[Claim 43] The supply voltage connected to one pin of said chip is made to increase from the first magnitude in which said chip usually operates in read and write-in actuation to much more big magnitude in the approach of making the cel of a ferroelectric memory chip refreshing. And the approach characterized by having each above-mentioned step which accesses each cel of said array on the electrical potential difference of said increased magnitude which was impressed to said chip in order to make the ferroelectric matter of each cel refresh.

[Claim 44] The approach characterized by carrying out in claim 43 when said step to access reads each memory cell.

[Claim 45] The approach characterized by being increased in claim 43 when said supply voltage makes forward supply voltage increase.

[Claim 46] The approach characterized by being increased in claim 43 when said supply voltage makes negative supply voltage increase.

[Claim 47] In ferroelectric random-access memory, two or more memory cells in which each has a ferroelectric capacitive element are prepared. Connect with at least one of said the cels, and at least one bit line is prepared. Connect with at least one of said the cels, and drive Rhine of at least one is prepared. The separation transistor which the sense amplifier is formed [transistor], and connects said bit line to said sense amplifier possible [a switch] during the read period of said cel, and makes said bit line separate from said sense amplifier during the refresh period of said cel is prepared. Memory characterized by preparing the drive circuit which impresses an electrical potential difference between said drive Rhine and said bit lines in order to be able to operate during the refresh period of said cel and to make said capacitive element refresh.

[Claim 48] Memory characterized by preparing further the oscillator which drives said drive line circuit in claim 47.

[Claim 49] Memory characterized by forming the counter which memory access is totaled [counter] and makes refresh start after access of a predetermined number further in claim 47.

[Claim 50] Memory to which said drive circuit is characterized by having the second CMOS transistor pair connected to the first CMOS transistor pair connected to said drive Rhine, and said bit line in claim 47.

[Claim 51] Memory characterized by connecting said each CMOS transistor pair in serial between the supply voltage of said memory in claim 50.

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出組公開各号

特開平5-62469

(43)公開日 平成5年(1993)3月12日


(51)Int.CL ⁵ G 1 I C JI/409 11/406	識別記号	庁内整理番号	FΙ	技術表示資所
11; 400		8320-5L 8320-5L	GIIC	11/34 3 5 3 Z 3 6 3 Z
			:	審査請求 未請求 請求項の数51(全 18 頁)
(21)出顧吾号	特與平4-4864		(71)出頃人	591013469 ナショナル セミコンダクタ コーポレイ
(22)出駐日	平成 4年(1992) 1	月14日		ション NATIONAL SEMICONDUC
(31)優先權主張書号	642022			TOR CORPORATION
(32)優先日	1991年1月16日			アメリカ合衆国。カリフオルニア 95052、
(33)優先権主張国	米国(US)			サンタ クララ, セミコンダクタ ドライプ 2900
			(72)発明者	レザーモアツザーミ
			*	アメリカ合衆国, カリフォルニア
				94610, オークランド, ジェイン ア
				ベニユー 385, ナンバー 315
			(74)代理人	弁理士 小橋 一男 (外1名)
				最終夏に続く

(54) 【発明の名称 】 強誘電体コンダンサのリフレッシュ

(57)【要約】 (修正有)

【目的】強誘電体コンデンサの耐久性が、強誘電体物質 をリフレッシュすることにより延長させることを可能と する。

【構成】強誘電体物質は、強誘電体コンデンサ12を構断して電圧を印加することによりリフレッシュされ、その電圧は通常動作期間中にコンデンサが経験するものよりも一層高いものである。強誘電体コンデンサセルを具備するメモリアレイは、最初に、メモリセル10の設取りを行ない、そのデータを関連するセンスアンブ22内に一時的に格納し、次いでその一時的に格納したデータをメモリセル内に音き戻すことによりリフレッシュさせることが可能である。駆動ライン18とビットライン20との間に接続されているリフレッシュ回路は、多数のセルに対して共通であり、通常競取り動作期間中にメモリセルが経験するよりも一層高い電圧で駆動される。駆動ラインへV、対接地パルストレインが印加され、一方その反転した波形がリフレッシュ動作期間中にビットラインへ印加される。



【特許請求の範囲】

【請求項1】 強誘電体コンデンサの耐久性を延長する 方法において、前記コンデンサと関連する回路の通常動 作期間中に前記強誘電体コンデンサを充電し且つ放電す るために電圧を印加し、前記電圧は予め定めた動作電圧 を超えることはなく且つ前記強誘電体コンデンサ内に有 用な情報を格納させるものであり、前記通常動作期間中 に前記コンデンサへ印加される前記予め定めた電圧より も大きさが大きなリフレッシュ信号電圧を前記コンデン サを横断して1回又はそれ以上周期的に付与し、前記リ 10 フレッシュ信号電圧は前記コンデンサの強調電体物質を 復活させるのに効果的である、上記者ステップを有する ことを特徴とする方法。

【請求項2】 請求項1において、更に、前記強誘電体 コンデンサを横断してデジタルリフレッシュ信号電圧を 印加することを特徴とする方法。

【請求項3】 請求項1において、更に、前記通常動作 期間中に前記リフレッシュ信号電圧を印加することを特 欲とする方法。

サにより格納された所望の分極状態を再確立するために 前記強誘電体コンデンサを横断して前記リフレッシュ信 号電圧を印加することを特徴とする方法。

【請求項5】 強誘電体コンデンサと、スイッチングト ランジスタと、ワードラインと、ピットラインと、駆動 ラインとを具備するメモリセルにおいて、前記強誘電体 コンデンサの耐久性を延長する方法において、前記ワー ドラインをアドレスすることにより前記メモリセルをア クセスし、分極状態に関して前記セルの読取り又は春込 みを行なうために前記強誘電体コンデンサを補断して第 30 の耐久性を延長させる方法において、 一の大きさの電圧を印加させ、前記コンデンサの強誘電 体物質をリフレッシュさせるために前記強誘電体コンデ ンサを横断して前記第一の大きさよりも大きな第二の大 きさの電圧を印削する、上記各ステップを有することを 特徴とする方法。

【請求項6】 請求項5において、更に、前記駆動ライ ンを前記第二の電圧の大きさで駆動し且つ前記ピットラ インを真質的に一定の弯圧に維持することを特徴とする

【請求項7】 請求項5において、更に、前記駆動ライ 40 ンを予め定めた駆動ライン電圧で維持し且つ前記強誘電 体コンデンサを横断して印加された電位が前記第二の大 きさに対応するように前記ピットライン電圧を増加させ ることを特徴とする方法。

【請求項8】 請求項5において、更に、前記セルに奪 **旦されるメモリアクセスサイクルの数をカウントし、且** つ予め定めたカウントにおいて、前記リフレッシュ動作 を開始させることを特徴とする方法。

【請求項9】 請求項5において、更に、商後のリフレ ッシュ動作を開始する前に一つのリプレッシュ動作の後 50 特徴とする方法。

予め定めた時間期間待機することを特徴とする方法。 【請求項10】 請求項9において、更に、前記リフレ ッシュ動作の間非一様な時間期間待機することを特徴と する方法。

【請求項11】 請求項8において、更に、各頭後のリ フレッシュ動作において増削させた大きさのリフレッシ ュ電圧で前記セルをリフレッシュすることを特徴とする 方注。

【請求項12】 請求項5において、更に、リフレッシ ュ動作の間の時間期間が一層短くなるような感様で前記 メモリセルを周期的にリフレッシュすることを特徴とす る方法。

【請求項13】 請求項5において、更に、前記強誘電 体コンデンサを横断して約2-3 Vを印加することによ り前記セルの読取りを行ない、且つ前記強誘電体コンデ ンサを横断して約5 V を印加することにより前記セルを リフレッシュさせることを特徴とする方法。

【請求項14】 請求項5において、半導体チップが前 記強誘電体コンデンサセルのアレイを有しており、且つ 【請求項4】 請求項1において、更に、前記コンデン 20 前記リフレッシュ動作が前記チップへの供給電圧を増加 させることにより実施されることを特徴とする方法。

> 【請求項15】 請求項5において、更に、各リプレッ シュ動作期間中に、前記強誘電体コンデンサを複数個の パルスへ舞旦させ、各パルスが前記第二の大きさに対応 する大きさを有することを特徴とする方法。

【請求項16】 請求項5の方法を実施することを特徴 とする同路。

【請求項17】 各セルが強誘電体コンデンサを具備し ている多数のアドレス可能なセルを有するメモリアレイ

(a) 前記セルに関連するワードラインへアドレスを印 加することにより前記アレイの1個のセルをリフレッシ コし.

(b) 強誘電体コンデンサ物質をリフレッシュさせるた めに駆動ライン及びビットラインを介して前記強誘電体 コンデンサを横断して通常の電圧よりも高い電圧を印加 U.

(c)ステップ(a)及び(b)を逐次的に繰返し行な うことにより前記アレイのその他のセルを周期的にリフ レッシュする。上記各ステップを有することを特徴とす

【請求項18】 請求項17において、見に、メモリ読 取りサイクル期間中に前記アレイをリフレッシュするこ とを特徴とする方法。

【請求項19】 請求項17において、 鬩に、前記セル を読取り且つセンスアンプ内に関連するデータを一時的 に格納し、前記メモリセルをリフレッシュし、且つ前記 一時的に格納したデータを前記メモリセル内に再度音込 むことによるリフレッシュシーケンスを実施することを

【請求項20】 請求項17において、夏に、ビットラ イン電圧を一定に維持し且つ前記リフレッシュ期間中に 駆動ライン電圧を増加させることを特徴とする方法。

【請求項21】 請求項17において、夏に、読取りサ イクル期間中に前記コンデンサを横断して通常印加され る大きさよりも約50%大きな大きさへ前記強誘電体コ ンデンサを満断しての電圧を増加させることを特徴とす る方法。

【請求項22】 請求項17において、 夏に、通常読取 /2の電圧を印加し、且つリフレッシュ動作期間中に各 強誘電体コンデンサを構断してVddの電圧を印削する ことを特徴とする方法。

【請求項23】 請求項17において、前記アレイが行 及び列の形態のセルを有しており、且つそれぞれの単一 のリプレッシュ動作期間中に各行のセルを逐次的にリプ レッシュすることを特徴とする方法。

【請求項24】 請求項17の方法を実施することを特 徴とする回路。

ルが強誘電体容量性要素を有する複数個のメモリセルか らなるアレイが設けられており、所望のメモリセルをア ドレスするために前記アレイをアクセスする回路が設け **られており、通常のメモリ読取り/書込み動作期間中に** 前記アドレスされたセルの強誘電体コンデンサを横断し て第一の大きさの電圧を印加する電圧駆動回路が設けら れており、前記容置性要素の強誘電体物質をリプレッシ **ュさせるためのリフレッシュ動作期間中に各アドレスさ** れたセルの容量性要素を横断して前記第一の大きさより ることを特徴とするメモリアレイ。

【請求項26】 請求項25において、 夏に、メモリ読 取り動作に続くリフレッシュ動作期間中に前記コンデン サの物質をリプレッシュするために前記容量性要素を第 二電圧で駆動する回路が設けられていることを特徴とす るメモリアレイ。

【請求項27】 請求項25において、 見に、 メモリア クセスサイクルの数をカウントするカウンタが設けられ ており、且つ所定のカウントに応答してリフレッシュ動 作を開始させる手段が設けられていることを特徴とする 40 メモリアレイ.

【請求項28】 請求項27において、前記カウンタが 前記アレイと共に半導体チップ上に形成されていること を特徴とするメモリアレイ。

【請求項29】 請求項27において、前記カウンタが 非海発性の段を有することを特徴とするメモリアレイ。 【請求項30】 請求項27において、前記メモリアレ イがシリコンチップ上に形成されており、且つ前記カウ ンタが前記チップから離れて位置されていることを特徴 とするメモリアレイ。

【請求項31】 請求項25において、前記アレイがV 、、として定義される供給電圧が供給される半導体チップ 上に形成されており、且つリフレッシュ動作期間中に供 給電圧を増加させる手段が設けられていることを特徴と するメモリアレイ。

【請求項32】 請求項25において、更に、共通駆動 ラインへ接続されているそれぞれのセルの多数の強誘電 体コンデンサへ電圧を印加する共通駆動ライン回路が設 けられており、且つ前記駆動ライン回路と関連しており り動作期間中に各強誘電体コンデンサへ実質的にVdd 10 読取り動作のために第一の大きさの電圧で駆動ラインを 駆動し且つリフレッシュ動作期間中に前記第一の大きさ よりも大きな第二の大きさの電圧で駆動ラインを駆動す る回路が設けられていることを特徴とするメモリアレ

【請求項33】 請求項25において、夏に、前記メモ リセルが接続されているビットラインと関連してセンス アンプが設けられており、前記センスアンプは、通常の 再書込み動作期間中に第一電圧で前記ピットラインを駆 動し且つリフレッシュ動作期間中に一層高い電圧でビッ 【請求項25】 強誘電体メモリアレイにおいて、各セ 20 トラインを駆動する電圧駆動回路を有することを特敵と するメモリアレイ。

> 【請求項34】 請求項25において、更に、各強誘電 体コンデンサを横断して直接的にリフレッシュ電圧を印 加する駆動回路が設けられていることを特徴とするメモ

> 【請求項35】 請求項25において 前記駆動回路 が、共通駆動ライン及び共通ビットラインを満断して接 続されていることを特徴とするメモリアレイ。

【請求項36】 請求項35において、前記駆動回路 大きな大きさの第二属圧を印加する手段が設けられてい。30 が、駆動ラインへ接続されているCMOSトランジスタ 対を有すると共に、ビットラインへ接続されている別の CMOSトランジスタ対を有することを特徴とするメモ リアレイ。

> 【請求項37】 請求項36において、夏に、位組ズレ 信号を与えるために前記CMOSトランジスタ対のうち の一方へ印加される前に駆動信号を反転させるインバー タが設けられていることを特徴とするメモリアレイ。

【請求項38】 強誘電体メモリアレイにおいて、各セ ルが強誘電体容量性要素を有する複数個のメモリセルか ちなるアレイが設けられており、所望のメモリセルをア ドレスするために前記アレイをアクセスする回路が設け られており、アドレスされたセルの強誘電体容量性要素 へ及びそれからの電荷を転送するために多数のメモリセ ルと共通なピットラインが設けられており、強誘電体容 置性要素へ駆動電圧を印削するために多数のメモリセル に対して共通に駆動ラインが設けられており、前記ビッ トライン及び前記駆動ラインへ接続されており前記駆動 ライン及びピットラインと関連する少なくとも1個のセ ルの強誘電体容量性要素を横断して直接的にリプレッシ 50 ュ電圧を印加するための駆動回路が設けられていること

を特徴とする強誘電体メモリアレイ。

【請求項39】 請求項38において、通常のセルアク セス期間中に、強誘電体容量性要素を横断して結果的に 得られる電圧が常にV未満であるように強誘電体容量性 要素とピットラインの容量との間で電荷を分散させるよ うにセルが構成されており、且つリフレッシュ動作期間 中に、Vの電圧が駆動ラインとピットラインとを横断し て印加されることを特徴とする強誘電体メモリアレイ。 【請求項40】 請求項38において、更に、リフレッ シュ動作期間中に強誘電体容量性要素へ複数個のリフレ 16 【語求項50】 請求項47において、前記駆動回路 ッシュ電圧パルスを印加するオシレータが設けられてい ることを特徴とする強誘電体メモリアレイ。

【請求項41】 請求項38において、更に、前記アレ イへのアクセス数を集計するカウンタが設けられてお り、且つ前記カウンタの予め定めたカウントをデコード するデコーダが設けられており、前記デコーダの出力は リフレッシュ動作を開始させるべく動作可能であること を特徴とする強誘電体メモリアレイ。

【請求項42】 請求項41において、 夏に、前記カウ ンタを予め定めたカウントヘブリセットする手段が設け 20 られていることを特徴とする強誘電体メモリアレイ。

【請求項43】 強誘電体メモリチップのセルをリフレ ッシュさせる方法において、前記チップの一つのピンへ 接続されている供給電圧を前記チップが通常読取り及び 書込み動作において動作する第一の大きさから一層大き な大きさへ増加させ、且つ各セルの強誘電体物質をリフ レッシュさせるために前記チップへ印刻された前記増加 された大きさの電圧で前記アレイの各セルをアクセスす る。上記各ステップを有することを特徴とする方法。

【請求項44】 請求項43において、前記アクセスす るステップが各メモリセルを読取ることにより実施され ることを特徴とする方法。

【請求項45】 請求項43において、前記供給電圧が 正の供給電圧を増加させることにより増加されることを 特徴とする方法。

【請求項46】 請求項43において、前記供給電圧が 負の供給電圧を増加させることにより増加されることを 特徴とする方法。

【請求項47】 強誘電体メモリにおいて、各々が強誘 電体容量性要素を有する複数個のメモリセルが設けられ 40 ており、前記セルの少なくとも一つへ接続して少なくと も1本のビットラインが設けられており、前記セルの少 なくとも一つへ接続して少なくとも1本の駆動ラインが 證けられており、センスアンプが設けられており、前記 セルの読取り期間中に前記ピットラインを前記センスア ンプへスイッチ可能に接続させ且つ前記セルのリフレッ シュ期間中に前記ピットラインを前記センスアンブから 分離させる分離トランジスタが設けられており、前記セ ルのリフレッシュ期間中に動作可能であり前記容量性要 素をリフレッシュさせるために前記駆動ラインと前記ピー50 れらの非揮発性半導体メモリは、装置から電力が取除か

ットラインとの間に弯圧を印加する駆動回路が設けられ ていることを特徴とするメモリ。

【請求項48】 請求項47において、更に、前記駆動 ライン回路を駆動するオンレータが設けられていること を特徴とするメモリ。

【請求項49】 請求項47において、更に、メモリア クセスを集計し且つ所定数のアクセスの後にリフレッシ ュを開始させるカウンタが設けられていることを特徴と するメモリ。

が、前記駆動ラインへ接続されている第一CMOSトラ ンジスタ対と前記ピットラインへ接続されている第二〇 MOSトランジスタ対を有することを特徴とするメモ

【請求項51】 請求項50において、前記各CMOS トランジスタ対が前記メモリの供給電圧の間に直列的に 接続されていることを特徴とするメモリ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大略、強誘電体コンデ ンサのリフレッシュ技術に関するものである。1側面に おいては、本発明は、長期的な耐久性を増加させるため に強誘電体コンデンサセルを具備するメモリアレイをリ フレッシュさせる方法及び装置に関するものである。 [0002]

【従来の技術】集補回路技術の進化により、数百万個の メモリセルを単一の半導体チップ上に製造することが可 能となっている。このことは、速度が遅く且つ実質的な 物理的空間を必要とした伝統的な磁気コア型のメモリと 比較すると極めて望ましい業績である。しかしながら、 磁気コアメモリは非揮発性であり、即ちそのセルは、電 力が装置から取除かれた場合であっても、電気的な状態 を維持するものであり、一方半導体ダイナミックランダ ムアクセスメモリ (DRAM) 及びスタチックランダム アクセスメモリ (SRAM) は、通常、揮発性型のもの

感に起因してDRAMセルの集論度は高いものであり、 現在のところ最大でチップ当り4又は16メガビットで あるが、これらのセルはセルコンデンサ上の電荷を回復 するために10乃至15ミリ秒毎にリフレッシュするこ とを必要とする。このリプレッシュ頻度のために、この 様なリフレッシュ動作に対して専用のオンチップ又はオ フチップの回路が必要とされている。

であり、その場合には、チップから電力が取除かれる

と、全てのデータ情報が失われる。単一トランジスタ形

【0003】非海発性半導体メモリに対する必要性に応 答して、電気的にプログラム可能(書込み可能)なリー ドオンリーメモリ(EPROM)及び電気的に消去可能 及び書込み可能なリードオンリーメモリ(EEPRO M) として知られる半導体メモリが開発されている。こ

れた場合でも格納した情報を維持することが可能である が、この様な装置は、通常、かなり遅い書込み速度を有 しており且つ高い電圧の書込み回路を必要とする。更 に、この様なメモリ装置は、非揮発性格納メカニズムが セルに書込みが行なわれる回数の開發として孤寂するの で 制限された数の書込み動作に対して有用なものであ る。この提な非揮発性格納が可能とされるメカニズム

は、セルのトランジスタゲート区域内に電子トンネル電 **前を形成することであり、その電荷はそのセルへ印加さ** れる供給電圧とは関係なく残存する。

【0004】別のタイプの非揮発性メモリはバッテリバ ックアップ型SRAMである。このタイプのメモリは、 通常 6個のトランジスタからなるセルを有しており、 小型のバッテリがバッケージ封止物内にモールド成形さ れている。パッケージがそのソケットから取外される場 合にチップ上に電力が残存するが、セル当りに必要とさ れるトランジスタの数のためにそのメモリアレイを大型 化することは不可能である。

【①①①5】非揮発性半導体メモリの最近の開発におい て、 首セルに対する格納メカニズムとして強誘電体物質 20 が使用されている。特に、強誘電体コンデンサは特定し た状態に分極させることが可能であり、その状態は、そ のセルに印加された弯圧が存在しない場合であっても維 待することが可能である。メモリセルにおける強誘電体 容量性要素を使用することの一つの実質的な利点は、集 補度が半導体DRAMメモリのものに近接し、且つ読取 り及び書込み速度も同等であるということである。しか しながら、メモリにおいて強誘電体物質を使用すること の主要な欠点は、セルの通常の読取り及び書込み動作に 起因して繰返されるスイッチング動作の結果として検知 30 可能な強誘電体分極が次第に失われるということであ る。従って、強誘電体メモリセルの集積度及び書込み速 度が従来のEPROM及びEEPROMと比較して顕著 な改善を与えるものであるが、強誘電体メモリの有用な 寿命は比較的制限されているものである。

[0006]

【発明が解決しようとする課題】前述したことから理解 される如く、強誘電体コンデンサの耐久性を延長させる ための技術に対する必要性が存在している。更に、現在 の非海発性半導体メモリの寿命を十分に超えて寿命を延 40 長するような態様で強誘電体メモリの読取り及び書込み 動作を行なう方法及び装置に対する必要性が存在してい る。更に、アレイ内のコンデンサの各々をリフレッシュ すべく適合された回路を具備する強誘電体メモリに対す る需要が存在している。

[0007]

【課題を解決するための手段】本発明によれば、強誘電 体コンボーネントの耐久性を延長させるための方法及び 装置が提供される。本発明の広義の側面によれば、強誘

を行ない、即ちこの様なメモリの寿命を延長させるため に分極状態を再確立する。本発明の好適実施例によれ は、通常の弯圧よりも高い電圧が強誘電体要素を横断し て印加され、強誘電体要素の通常動作期間中に不活性状 底となったドメインを活性化させ且つ再分極させる。

【①①08】本発明の好適形態によれば、多数の強誘電 体型メモリセルがアレイの形態に配列されており、リフ レッシュシーケンス期間中に、通常の読取り動作が実施 されて、関連するセンスアンプ内にデータを一時的に格 10 納させる。次いで、増加された電圧がセルコンデンサへ 印刻されて、強誘電体物質をリフレッシュさせる。その 後に、一時的に格納されたデータをそれぞれのセルへ再 び書込む。強誘電体コンデンサを構断して増加させた電 圧を印加させることにより、強誘電体物質自身がリフレ ッシュされ、且つ該コンデンサが延長された読取り/春 込み動作を行なうことが可能であることが判明した。強 誘電体コンデンサを周期的にリフレッシュすることによ り、この様なメモリの寿命は少なくとも10~の付加的 な読取り/書込みメモリアクセスへ延長させることが可 能であるものと考えられる。

【①①①9】特に、各強誘電体コンデンサはパストラン ジスタにより駆動ラインとピットラインとの間のセル内 に接続されているので、リフレッシュ動作期間中に駆動 ラインとピットラインとの間に印加される電圧を増加さ せて、強誘電体コンデンサを横断して通常の大きさの電 圧よりも一層大きな電圧を印加させることが可能であ る。この様な強誘電体コンデンサセルのアレイにおい て、多数のセルに対して共通な駆動ライン及びビットラ インがリフレッシュ回路へ接続される。リフレッシュ動 作期間中、完全な供給電圧が、駆動ライン及びビットラ インを介して、強誘電体コンデンサを横断して印創され る。このことは、通常の読取り動作期間中に該コンデン サが舞星されるものの約2倍の増加された電位をセルコ ンデンサを構断して供給する。好適には、リフレッシュ 動作は、各セルコンデンサを供給電圧の大きさの一連の パルスへ餌量させることにより実施される。

【①①10】長期間を基礎とする場合、例えば多数のメ モリアクセスサイクルの後に、各強誘電体メモリセルの リフレッシュ動作を実施する。オンチップカウンタはメ モリアクセスの数を集計し、且つ所定のカウントにおい て、回路が活性化され、リフレッシュ動作期間中に、増 加された電圧を強誘電体要素を構断して印加する。

【10011】強誘電体セルは時々のリフレッシュを必要 とするに過ぎないので、この様な動作はプロセサソフト ウエアの制御下で実施することが可能であり、その際に そうでない場合にはDRAM型メモリ自身において必要 とされるハードウェアの拘束条件を減少させている。見 に、強誘電体メモリの長期的なリフレッシュ条件は、例 えば、DRAMにおける如く、リフレッシュ動作が10 電体コンポーネントが周期的に励起されてリフレッシュ 50 乃至15ミリ秒毎に必要とされる場合の通常の読取り/ (6)

書込みアクセスをインタラブトする問題を減少させてい

【実施例】非揮発性メモリ格納要素として強誘電体コン

[0012]

デンサを使用することは従来公知である。しかしなが ら、上述した如く、強誘電体物質に関する主要な欠点 は、分極状態を格納することの能力が時間と共に劣化 し、その際にメモリの耐久性を減少させることである。 本明細書において使用される如く、「耐久性」という用 語は、信頼性を持ってデータを格納する能力において認 10 知可能な劣化が発生する前にメモリをアクセスする場合 に実施することが可能な読取り/書込みサイクルの数に 関係している。強誘電体コンデンサを「リフレッシュ」 しその際にこの様なタイプのメモリの耐久性を増加させ るある技術が存在することが判明した。種々のリフレッ シェ技術及び回路について以下に詳細に説明する。 【0013】図1を参照すると、スイッチングトランジ スタ14と直列接続されている強誘電体容量性要素12 を有する従来の強誘電体セル!()が示されている。トラ ンジスタ14は、ワードライン16上の信号により駆動 されて、駆動ライン18とピットライン20との間に強 誘電体コンデンサ12を接続させる。大型のメモリアレ イにおいては、ワードライン16、駆動ライン18、ビ ットライン20は、行及び列の形態に配列されたその他 のメモリセルへ共通接続されている。センスアンプ22 がピットライン20へ接続されており、ピットライン2 ()へ接続されているアクセスされたセルからデジタルの 1又は0の何れが読取られたかを検知する。ビットライ ン20へ接続されている任意のセルから読取られたデー タ状態は、センスアンプ22により検知され且つラッチ されることが可能である。センスアンプ22は、アクセ スしたセル内に格納されている信号に対応する出方論理 信号を供給するための入力/出力(I/O)端子2.4を 有している。書込み動作期間中、1/0端子24はデジ タル信号により駆動することが可能であり、その際にセ ンスアンプ22は、対応する分極状態をアクセスされた メモリセル内に格納すべく動作する。重要なことである が、図1に示したメモリアーキテクチャは、各ビットラ イン20と関連する寄生容量26に依存している。所望 のピットライン容量26は、半導体製造プロセス期間中 に、それに対して十分な容量を付加することにより修正 させることが可能である。寄生ビットライン容量26は 読取り動作期間中において重要である。読取り動作期間 中、トランジスタ14は導通状態であり、パルスが駆動 ライン18へ印加され、その場合に、強誘電体コンデン サ12内に格納されている電荷が、コンデンサ12及び 26の間の相対的な容量に基づいた割合で、ビットライ ン寄生容量26へ部分的に転送される。好適には、強誘 電体コンデンサ12の容量は、寄生ビットライン容置2 6の容置とほば等しいものである。この様に、強誘電体 50 るためにその他のメモリ回路へ拡張させることが可能で

コンデンザー2から読取られる弯筒は、これら二つのコ ンデンサ12及び26の間でほぼ均一に分散される。同 様に、強誘電体コンデンサ12及びビットライン寄生容 置26を横断して発生される電圧もほぼ等しい。理解す べきことであるが、読取り動作期間中にコンデンサ12 及び26を横断して発生される電圧は、強誘電体コンデ ンサ12が一方の分極状態を格納している場合には低 く、且つ強誘電体コンデンサ12が反対の分極状態を格 納している場合には一層高い。しかしながら、読取り動 作期間中に強誘電体コンデンサを構断して発生される最 も高い電圧は約2-3Vに過ぎず、供給電圧は約5Vで ある。上述した如く、1/0入力段24へ所望のデータ 状態を印加するととにより、強誘電体コンデンサ12内 にデータを春込むことが可能である。次いで、センスア ンプ22がビットライン20上に対応する電圧を印加す る。次いで、反対極性の電圧を駆動ライン18へ印加す ることが可能であり、且つトランジスタ14が導通状態 となって、適宜の分極状態を強誘電体コンデンサ12内

10

に格割することが可能である。 【①①14】一つの技術によれば、強誘電体コンデンサ 12は、センスアンプ22により駆動される如く、駆動 ライン18とピットライン20との間に適宜の電圧を印 加することにより、リフレッシュさせることが可能であ る。換言すると、センスアンプ22の出力變は、予め定 めた高又は低電圧へ駆動させることが可能であり、且つ 反対極性の電圧を駆動ライン18へ印加させることが可 能である。勿論、トランジスタ14は導通状態へ駆動さ れ、駆動ライン18とセンスアンプ22の出力端との間 に強誘電体コンデンサ12を接続させる。通常の供給電 圧(V。。)より高い回路電圧を、例えば電圧倍増器回路 30などにより、駆動ライン18へ印加させることが可 能である。オンチップ電圧倍増器30は、外部Vょ供給 **湾圧から駆動させることが可能であり、且つスイッチ又** はトランジスタ (不図示) により駆動ライン18へ結合 させることが可能である。別法として、駆動ライン18 は、チップ供給電圧V。よりも大きな外部供給電圧(V ******** ヘスイッチ可能に接続させることが可能であ る。勿論、増加された大きさの電圧は、典型的に、以下 に詳細に説明する駆動ラインデコーダを介して結合され る。同一の底様で、センスアンプ22内の回路を、スイ ッチ可能にピットライン20へ接続させ、リフレッシュ のために増加した電圧を与えることが可能である。 【① 0 1 5 】 センスアンプ22 が典型的にピットライン 20へ直接的に接続されている間、センスアンプ22は メモリリプレッシュのためにピットライン電圧を制御す るための適切な回路である。しかしながら、且つ本発明 の重要な特徴に基づいて、ビットライン20自身は、セ ンスアンプ22の動作を変更乃至は修正することなし に、ビットライン20へ直接的に増加した電圧を供給す。

ある。本発明の別の形態においては、電圧駆動回路34 が、同時的に多数の強誘電体コンデンサをリフレッシュ するために十分な電流駆動能力を供給する。この様に、 スイッチングトランジスタ14が導通状態に駆動される と、適宜の極性の電圧を駆動ライン18とピットライン 20との間に直接的に印刷させることが可能であり、そ の際に強誘電体コンデンサ12を横断して増加した大き さの電圧を印加させることが可能である。電圧駆動回路 34は、ビットライン20に対して増加した正の及び/ ることが可能である。本明細書において使用され、且つ メモリ適用において使用される如く、「通常のものより も高い!リフレッシュ電圧とは、コンデンサ12が通常 の読取り又は書込み動作期間中に遺過する弯圧よりも一 層大きな電圧であって強誘電体コンデンサを横断してfD 加される電圧のことである。その他の適用においては、 「通常のものよりも高い」リフレッシュ電圧とは、単 に、強誘電体コンデンサが通常の動作期間中に選過する ものよりも大きな電圧であって強誘電体コンデンサに塞 **旦される電圧のことを意味するに過ぎない。**

【10016】次に、図2を参照すると、本発明に基づい た強誘電体メモリの主要な回路が示されている。多数の 強誘電体メモリセル40、42、44が示されており、 その各々は1個のトランジスタと1個の強誘電体コンデ ンサとにより構成されている。3個のメモリセルが一つ の行として示されているが、典型的な強誘電体メモリ は、例えば1024個の如きより多くの行を有してい る。更に、メモリセル40、42,44は、アレイの異 なった列内に設けられており、それらの列は多くのその 他の同様なメモリセルと関連している。メモリセルの一 つ又はそれ以上にアクセスすることは、ワードラインデ **コーダにより行なわれ、そのワードラインデコーダのう** ちの一つは参照番号46で示してある。更に、多数の駆 動ラインデコーダ4.8のうちの一つが示されている。ア ドレスデコーダ50は、メモリチップの銚子からアドレ スを受取り且つバス52及び54を介して適宜の信号を それぞれのワードラインデコーダ46及び駆動ラインデ コーダ4.8へ供給する。ワードラインデコーダ4.6は、 バス52上のアドレスをデコードし且つ適宜の出力を駆 動すべく動作する。図2のメモリアレイは、一つの行内 の1個のセルがアドレスされている状態を示している。 しかしながら、デコーダ46の各出力端は一つのアレイ 列内の多数の同様のセルへ接続されている。

【()()17] 同様の療様で、駆動ラインデコーダ48 は、アドレスバス54上のアドレス信号をデコードし且 つ適宜の出力駆動ラインを選択する。 入力バス54上の 各異なったアドレスに対して、異なった駆動ラインが選 択され且つデコーダ4.8により駆動される。図示した如 く、駆動ライン18が選択され且つ駆動される場合に は、その上の電圧がメモリセル40、42、44の強調 50 てのみである。読取り動作、リフレッシュ動作、再書込

「電体コンデンサの各々へ結合される。 デコーダ4.8へ接 続されているその他の駆動ラインは該アレイ内のその他 の行のメモリセルへ結合される。

12

【①①18】本発明の重要な特徴によれば、ビットライ ン20も駆動ラインデコーダ48へ接続されており、従 って駆動ライン18及びビットライン20の両方がリフ レッシュ動作期間中に制御することが可能である。分離 トランジスタ60が、ピットライン20とセンスアンプ 22との間に接続されており、通常のメモリ動作の期間 又は負の何れか一方又は両方の弯圧を供給すべく製造す 10 中及び全リフレッシュ動作期間中にそれらの間に分離を 与える。制御及びリフレッシュ回路62が駆動ラインデ コーダ4.8へ接続されており、それに対しての副御信号。 を供給する。リフレッシュ回路62も分離トランジスタ 6)へ接続されている。回路62は 駆動ラインデコー ダ回路48へ複数個の弯圧パルスを供給するために、約 5-10MH2周波数で動作するオンレータを有してい る.

> 【0019】センスアンプ22は、分能トランジスタ6 ()によりピットライン2()へ接続されており、従ってそ 20 の行内の多数のメモリセルへ接続されている。本発明の 好適実施例においては、センスアンプ22が従来のラッ チング感機で動作し、ビットライン20上の電圧を検知 し且つそれをデータ!/O及びデコーダ回路64へ転送 するためのデジタル信号としてラッチする。センスアン プ22は更にセンスタイミング及び副御回路66へ接続 されている。チップイネーブル信号がこのセンスタイミ ング及び制御回路66へ印加されると共に制御及びリフ レッシュ回路6.2へも印加される。書込みイネーブル信 号が、チップから外部的にセンスタイミング及び制御回 路66へ印加されると共にデータ!/〇及びデコーダ6 4 へ印加される。最後に、出力イネーブル信号が、セン スタイミング回路66及びデータ!/〇回路64の両方 へ印加される。メモリチップに関して入力及び出力され るデータ信号は【/O24を介して行なわれる。読取り 動作であるか又は書込み動作であるかに拘らず、メモリ チップがアクセスされるべき場合には、チップイネーブ ル信号が印加される。春込みイネーブル信号が一方の状 **癌にある場合には、アクセスされたメモリセルの害込み** 動作を開始し、一方他方の状態にある場合には、アクセ スされたメモリセルの読取り動作を開始する。出方イネ ーブル信号は、主に、読取り動作期間中にデータがライ ン24上に出力されるべきであるか、又はデータがライ ン24上に入力され従ってそれがアクセスされたメモリ セル内に音込むことが可能であるか否かを決定する。図 2に示したメモリ回路はアレイ内の特定のメモリセルへ アクセスするための特定の構成を有する形態とされてい るが、その他の構成のものを使用して同等の効果を発揮 することも可能である。図2に示したメモリの動作につ いて以下に簡単に説明するが、リフレッシュ動作に関し

お勤作を包含する全体的なリフレッシュシーケンスは以 下により完全に説明する。制御及びリフレッシュ回路6 2は、メモリアレイがアクセスされた回数をカウントす るためにチップイネーブル信号の数に応答するカウンタ を有している。予め定めたカウントに応答して、オシレ ータがトリガされて、駆動ラインデコーダ48ヘリフレ ッシュ信号のパルストレインを供給する。あるアドレス に応答して、アドレスデコーダ50ほそれぞれのワード ラインデコーダ46及び駆動ラインデコーダ48に対し てバス52及び54上に適宜のアドレス信号を供給す る。アクセスされたメモリセルのスイッチングトランジ スタが導通状態に駆動され、且つ正及び負の供給電圧の 間で駆動されるオシレータ電圧が駆動ライン18とビッ トライン20との間に印加される。分能トランジスタ6 ()は非導通状態に止どまり、その際にその行のメモリセ ルを一時的にセルデータを格納するセンスアンプ22か ち分離する。好適には、リフレッシュ電圧は、供給電圧 V、と接地との間で振動する数サイクルの方形波であ り、その弯圧は駆動ライン18とピットライン20との 間に印加される。セルトランジスタの一つ又はそれ以上 20 がターンオンされると、この様な電圧は強誘電体コンデ ンサを構断して直接的に印加され、強誘電体物質をリフ レッシュ乃至は復活させる。一度開始されると、リフレ ッシュ動作は、好適には、チップ上の全てのセルがリフ レッシュされるように実施される。リフレッシュ動作期 間中にアドレスの完全な博元を外部的に供給し且つアド レスデコーダ50によりアレイへ印加させることが可能 である。実際上、アドレスデコーダ50は行アドレス及 び列アドレスの両方を有している。別の形態において は、制御及びリフレッシュ回路62によりトリガされる 30 オンチップアドレスカウンタを設けることが可能であ る。図示してないが、このオンチップアドレスカウンタ は、アドレスデコーダ50と多重化動作させ、アレイの 全てのセルをリプレッシュするための全てのアドレスを 内部的に供給することが可能である。

【0020】メモリリフレッシュ動作は任意の時間に発 生することが可能であるが、好適には、それは、リフレ ッシュシーケンスにおける読取り動作の後に発生し、そ の場合には、アクセスされたメモリセルが最初に読取ら れ且つ分離トランジスタ60が導通状態とされ、従って 40 センスアンプ22が一時的にそのセルから読取ったデー タを格納することが可能である。次いで、そのリフレッ シュ動作は分離トランジスタ60をカットオフした状態 で実施され、その後に、導通状態へ駆動され、従ってセ ンスアンプ22内に一時的に格納されたデータはそれぞ れのセル内へ再び書き戻すことが可能である。

【0021】本発明の詳細な構成及び動作について図3 及び図4を参照してより詳細に説明する。駆動ラインデ コーダ4.8は、バス5.4上の入力アドレスをデコードし

ンアドレスデコーダ10を有している。駆動ラインデコ ーダ70の一方の出力端は駆動ライン18へ接続して示 されている。駆動ラインデコーダイリの他の出力端は他 の駆動ライン(不図示)へ接続されている。デコーダ4 8内のリフレッシュ回路は、典型的な並列接続されたド レイン・ソース接続状態で、Pチャンネルトランジスタ 72及びNチャンネルトランジスタ74により構成され る第一転送ゲートを有している。トランジスタ74のゲ ートは入力端76へ接続されており、一方トランジスタ 10 72のゲートはインバータ75を介して入力端76へ接 続されている。転送ゲート?2及び?4は、ビットライ ン20と駆動回路78との間に完全な供給電圧が印加さ れることを可能としている。C入力端?6へ論理低信号 が印加されると、トランジスタ72及び74の両方は、 ピットライン20と駆動ラインデコーダ48との間に分 離を与える。駆動回路78は、Nチャンネルトランジス タ82と直列接続されているPチャンネルトランジスタ 80により構成されるCMOS対のトランジスタを有し ており、その直列結合は供給電圧V。こと接地との間に接 - 続されている。Pチャンネルトランジスタ80のドレイ ン端子はNチャンネルトランジスタ82のドレイン端子 へ接続されており、その接続部は転送ゲート72及び7 4へ接続されている。CMOSドライバ回路78のゲー ト端子は共通接続されると共に入力オシレータライン8 4へ接続されている。CMOSトランジスタ対78は、 オンレータ入力端84上に供給される信号を反転すべく 機能し、且つトランジスタゲート72及び74を介して ビットライン20へ電流駆動を供給する。

14

【0022】Pチャンネルトランジスタ86と、Nチャ ンネルトランジスタ88と、インバータ89とにより機 成される第二伝達ゲートが、伝達ゲート72及び74及 びインバータ?5と同一の態様で接続され且つ機能する が、駆動ライン18及びCMOSトランジスタ対90に 対して設けられている。CMOSトランジスタ対90 は、Pチャンネルトランジスタ92及びNチャンネルト ランジスタ94により模成されており、CMOSトラン ジスタ対78と実質的に同一の形態を有している。 CM OSトランジスタ対90は、駆動ライン18に対して電 流駆動能力を与えている。第三CMOSトランジスタ対 - 96は、Pチャンネルトランジスタ98及びNチャンネ ルトランジスタ100を有している。トランジスタ98 のドレインはトランジスタ100のドレインへ接続され ており、その接続部はCMOS対9りのトランジスタの ゲートへ接続されている。CMOSトランジスタ対96 は、トランジスタ対78及び90の如く電流駆動能力を 有することは必要ではないが、CMOSトランジスタ対 96は反転機能を与え、従って駆動ライン18はビット ライン20を駆動する位相に関して180度ずれた位相 のオンレータ信号で駆動される。図示していないが、リ 且つ特定の駆動ラインを選択するための従来の駆動ライ 50 フレッシュドライバ78及び90は、複数個の駆動ライ

ン及びビットラインにより多くのセルを同時的にリフレ ッシュすべく接続させることが可能である。リフレッシ ュ期間中にデータが喪失することを回避するために、 メ モリアーキテクチャは、共通のサイクルでリフレッシュ されるべきセルが使用可能なセンスアンプをしてデータ をその中に一時的に格納させるように構成すべきであ

【10023】図3に示した如く、各々が強誘電体コンデ ンサ12及びスイッチングトランジスタ14により構成 される多数のメモリセルが駆動ライン18とピットライ ン20との間に接続されている。又、トランジスタ11 ①が駆動ライン18と共通の回路との間に接続されてい る。トランジスタ110は、リフレッシュ動作に続くデ ータ再書込み動作期間中動作状態となる。

【0024】上途した如く、分離トランジスタ60がピ ットライン20とセンスアンプ22との間に接続されて いる。分離トランジスタ60は論理NORゲート116 により駆動される。論理ゲート116の二つの入力端の うち、一方の入力端(B) は制御及びリフレッシュ回路 62により駆動され、従って分離及びコンダクタンスが 25 リフレッシュシーケンス期間中に制御することが可能で ある。NORゲート116の他方の入力端はANDゲー ト117の出力端へ結合されている。ANDゲート11 7の一方の入力端はA信号を受取り、一方他方の入力端 は制御及びリプレッシュ回路62からロックアウト(L O) 信号を受取る。ANDゲート117のA入力は、従 楽の読取り/書込み回路(不図示)により制御され、従 って通常の読取り及び書込み動作は、副御及びリフレッ シュ回路62とは独立的に実施することが可能である。 NORゲート116のB入力端及びロックアウト信号 は、同様に、チップの他の回路を除外するように、従っ て該回路に対して透明な状態で、リフレッシュシーケン ス期間中に制御することが可能である。

【0025】センスアンブ22は、ゲートが共通接続さ れており且つ導体124及びデータ出力(反転型) 端子 136の両方へ接続されているトランジスタ120及び 122を有する従来のDRAM型のセンスアンプであ る。約0.5V。の基準電圧 (V...) がトランジスタ 125を介して導体124へ結合されている。トランジ スタ125は、センスアンプ22と基準電圧との間に高 46 インビーダンスを与えている。より詳細には、該基準電 圧の大きさは、ビットライン20上の高及び低セル読取 り電圧の間の約中間に選択されている。

【りり26】同様の感様において、トランジスタ126 及び128は、両方とも導体130及びデータ出力端子 132へ接続されている共通のゲート接続部を有してい る。分離トランジスタ60のソース端子はトランジスタ 120のソース端子へ接続されると共にトランジスタ1 22のドレイン端子へ接続されている。トランジスタ1

4のドレイン端子へ接続されている。トランジスタ13 4のソース端子は回路共通部へ接続されており、一方そ のゲートは信号V、によって駆動され、その信号は制御 及びリフレッシュ回路68によって出力として供給され る。

16

【0027】トランジスタ126のソース蝎子はトラン ジスタ128のドレイン端子へ接続されており、その接 統部も反転型データ出力端136を画定している。トラ ンジスタ120及び122の共通ゲート接続部及び反転 10 型データ出力端 1 3 6 における電圧は トランジスタ 1 38により回路共通部へブルすることが可能である。ト ランジスタ138はV、信号により駆動される。供給電 圧りょは、トランジスタ139によって、センスアンプ 22ヘスイッチ可能に接続されている。トランジスタ1 39はプレチャージ信号PCにより制御される。図示し たセンスアンプ22は相補型データ出力端が設けられて いるが、図2に示した如く、データ1/0及びデコーダ 6.4 を駆動するためには一方のみを使用することが必要 であるに過ぎない。

【①028】制御及びリフレッシュ回路62は、デコー ディング及びタイミング回路を有しており、その回路 は、リフレッシュ動作の前に内部的読取り動作を行ない 次いでデータの再書込み動作を行なうためにアレイの回 銛を制御することが可能である。内部的読取り動作、リ フレッシュ動作及び再書込み動作は、好適には、チップ 外部の回路を開始させることないに実施される。しかし ながら、当業者が、リフレッシュ制御及びアドレスをチ ップ外部で開始させることが可能であるような回路を容 易に考案することが可能であることは勿論である。この 30 様な実施例の一つについて以下に説明する。制御及びリ フレッシュ回路62は、好適には、オンチップ型のもの であり、且つリフレッシュ動作を開始する前にメモリア クセスサイクルの数をカウントするための十分な数の段 から構成されるチップアクセスカウンタ140を有して いる。好遊真値例においては、強誘電体メモリチップ . は、リフレッシュシーケンスを行なう前に、1010アク セスサイクル数を経験する。チップアクセスカウンタ1 4.0は、リフレッシュシーケンス間に発生することが可 能なカウント数に均等な係敷を有している。好適には、 チップアクセスカウンタ140は多数の段を有してお り、これらの段のうちの殺つかは一つ又はそれ以上の強 誘電体コンデンサを具備しており、従って該カウンタの 少なくとも一部は非揮発性である。該カウンタの8-1 ①最小桁デジッドは、強誘電体コンポーネントを有する ものではなく、それらは、そうでない場合には、繰返さ れるサイクル動作に起因してメモリセルと同一の疲労を 発生する。この構成の場合には、回路からメモリチップ が除去されるか、又はチップ自身から電力が除去される 場合には、カウンタ140は該チップがアクセスされた 26及び128の共通ゲート接続部はトランジスタ13 50 回数の正確なカウントを維持する。非揮発性強誘電体カ (10)

17

ウンタは米国特許第2,872,661号及び第3,0 82、409号に記載されている。又、カウンタ140 は、該カウンタを予め定めたカウントへプリセットする ためにロードレジスタ142へ接続した入力端を有する ことが可能である。カウンタ140の出力端はデコーダ 144へ接続されており、リフレッシュシーケンスを関 始させる予め定めたカウントをデコードする。デコーダ 140の出力端はタイミング及び制御回路146へ接続 されており、該回路はリプレッシュシーケンスを達成す るための全てのタイミング信号を供給する。タイミング 10 ちのコンデンサ12及び26の間に分散される電荷は、 回路146の一方の出力端150はその動作を可能とす るためにオシレータ148へ結合されている。好適に は、オシレータ148はRCタイプのゲート動作される 方形波発生器であり、それはライン150上のタイミン グ信号によりイネーブルされるまで勁作することはな い。オシレータ148の出力端は駆動ラインデコーダ回 路48の入力端84へ接続されている。

【0029】メモリリフレッシュ回路の動作について、 読取り動作、リフレッシュ動作及び再書込み動作に関連 して以下に説明する。図3の回路に関連して図4に示し 20 た波形は一行又は一列のメモリセルを一度にリフレッシ

18

大きな畳の電荷を転送することを可能としている。ブー トストラップされたワードラインは、更に、リフレッシ ヵ期間中に、強誘電体セルコンデンサ12を補断して完 全な電圧を印加することを向上させる。次いで、駆動ラ イン18がデコーダ70により論理高レベルへ駆動さ れ、この様な信号は参照番号162により示してある。 低レベルから高レベルへの駆動ライン電圧の遷移は、セ ル1()から強誘電体コンデンサ12の容置とピットライ ン20の寄生容量26との間に電荷を分散させる。これ 強誘電体コンデンサ12内に格納される分極状態に比例 している。例えば、駆動ラインパルス162の印加が強 誘電体コンデンサ12の分極状態を変化させると、実質 的により多くの電荷がコンデンサ12と26との間に分 敵される。その他の分極状態に対してはその逆が真であ り、その場合、駆動ライン18が論理高レベルへ遷移す る場合に強誘電体スイッチング動作が発生することはな い。換言すると、寄生容量26は、強誘電体コンデンサ 12の分極状態に依存して、異なった量の電荷を格納す る。寄生ピットライン容量26により絡納される電荷は この様なコンデンサを箇断しての常正に比例しているの。 (11)

る。

19

信号は参照符号166で示してある。適宜のデジタル状態がセンスアンプ22内に確立されると、分離トランジスタ60の駆動信号が除去され、その際に、ビットライン20はセンスアンプ22から分離される。

【①①32】再度、特に図4を参照すると、ピットライ ン20上の電圧が、機略参照番号168で示してある。 駆動ライン信号162の上昇端に続いて、電荷がビット ライン20へ転送される。ビットライン電圧168と関 連する実線170は一方の分極状態を表わしており、一 方破線172は他方の分極状態に応答するピットライン 10 20上の電圧を示している。分離トランジスタ駆動信号 166の上昇端に続いて、センスアンプ22が、参照符 号】7.4 により示した如く、適宜の状態へスイッチず る。センスアンプ22が適宜の状態へスイッチすると、 ピットライン20が、参照符号176又は178により 示した如く、適宜の論理状態へ駆動される。又、センス アンプ22が直直の状態へ駆動されると、データ出力総 子132が強誘電体コンデンサ12内に初期的に格納さ れている分極状態に対応するデジタル状態を発生する。 データ出力信号は参照符号180で示してある。前述し 20 たことから、制御及びリプレッシュ回路62により開始 المتعادة والمتعادي والمتعا

レータイネーブル信号184は、約10マイクロ秒の計 時された期間を有しており、その際に約100個のオシ レータサイクルを発生する。強誘電体物質を完全にリフ レッシュするためには100個又はそれより僅かに少な いサイクルで十分である。過剰な数のオシレータサイク ルが発生することが許容される場合には、コンデンサの 疫労が発生する場合がある。その他の適宜の国波敦及び 期間を使用することも可能である。オシレータ信号18 6は、導体84によってCMOSドライバ78及びイン バータ96へ供給される。CMOSドライバ78は、オ シレータ信号の単一の反転を与え、一方CMOS対90 及び96は二度の反転を与える。その結果、駆動ライン 18及びピットライン20へ印加されるオシレータ駆動 信号は位相がずれており、従ってそれらの間で最大の電 圧が表われる。上述した如く、CMOSトランジスタ対 78及び90を使用することにより、接地とV.。との間 の実質的に完全な範囲のチップ供給電圧を駆動ライン1

20

20 【0035】図5を参照すると、駆動ライン18を駆動 するオシレータ駆動信号188及びビットライン20を

with the Color and a like to the Common was near that

8とピットライン20との間に印加することが可能であ

あり、又トランジスタ82及び94のドレイン端子を負 の電圧へ接続させることが可能であり、又は、それらの 両方の電圧へ接続させて駆動ライン18とピットライン 20との間に一層大きな電圧を得ることが可能である。 この様な電圧は電荷ポンプ技術、電圧プースト技術、に より内部的に発生させるか、又はメモリチップに設ける れた外部ピンによりアクセス可能なものとすることが可

【0037】強誘電体コンデンサ疫労は、ドメインピニ 遊力を必要とするドメインのポピュレーションの結果と して発生する場合がある。このドメインのポピュレーシ ョンは、強誘電体コンデンサを構断して通常の電圧より も一層高い電圧を印加することにより、少なくとも部分 的にピン止め状態を解除したドメインへ復帰させること が可能である。実験結果によれば、通常の電圧よりも一 層高い電圧を印加した場合には、ドメインの分極はほと んと完全に回復され、従って疲労現象は電気的に逆転さ せることが可能である。その結果、強誘電体メモリセル の耐久性を、リフレッシュ電圧を強誘電体要素へ印加す ることにより延長させることが可能である。

【0038】図4に示したリフレッシュ動作に続いて、 センスアンフ22内に格納されているデータ状態を、強 誘電体コンデンサリ2をその元の状態へ適宜分配させる ことによりセル10内へ書き戻される。このことは、図 4に示した如く、再書込み動作期間中に行なわれる。参 厩符号194により示した如く、ワードライン信号18 3を論理高レベルに維持し且つ駆動ライン18を論理低 レベルへ駆動することにより、データが復活されたメモ リセル10内へ再度書込まれる。制御回路62は、信号 (E)を発生して、トランジスタ110を導通状態へ駆 動し且つ駆動ライン18を論塑低レベルヘブルする。駆 動ライン18が論理低レベルにある間に、分離トランジ スタ60も、駆動信号196により示した如く、導通状 癌へ駆動される。その結果、正しい分極状態が強誘電体 コンデンサ12内に書き戻される。この再書込み助作 は、ワードライン信号を取除き、次いで駆動ラインクラ ンプ信号及び分離トランジスタ60への信号を取除くこ とにより終了する。

【りり39】強誘電体コンデンサを横断して周期的な通 鴬の電圧よりも一層高い電圧を印加することは該コンデ ンサをリフレッシュするのに効果的であるが、強誘電体 コンデンサ12がそれを横断して通常の弯圧が又はそれ より高い電圧を受ける時間期間を延長することによりり フレッシュ動作を向上させることも可能である。従っ て、オシレータ148のパルス幅を拡大することによ り、一層長い時間期間を観性にして強誘電体コンデンサ 12をリフレッシュさせることが可能である。ある程度 の強誘電体物質リフレッシュ動作は、該コンデンサを構

が可能である。又、強誘電体メモリの耐久性は、例え は、1週間毎などのような一様な時間間隔でリフレッシ ュシーケンスを実施することにより又は相継ぐより少な い数のアクセスの後にリフレッシュシーケンスを実施す るととにより最適化させるととが可能である。換言する と、チップアクセスカウンタ140が1011アクセスの 後にリフレッシュシーケンスを開始すべくプログラムさ れている場合に、敵後のリフレッシュシーケンスはより 少ないアクセスサイクルが発生した後に行なわれる。例 ング (ピン止め) 、即ちスイッチするために一層高い保 10 えば、2番目のリフレッシュサイクルは0.5×10¹¹ 回のアクセスの後に発生させ、次のリプレッシュサイク ルは10°回のアクセスの後に発生するなどの如きであ る。各リフレッシュ動作の後に強誘電体物質の疲労率が 増加し、従って所定のレベルのメモリ性能を維持するた めには、リフレッシュ動作が使用期間中に一層高い頻度 で発生することが必要である。

22

【①①4①】図3及びそれと関連する波形はオンチップ リフレッシュ回路を有する強誘電体メモリを示している が、メモリリフレッシュ動作は、例えばプロセサなどの ような外部回路の制御下で実施することも可能であるこ とを理解すべきである。換言すると、強誘電体メモリチ ップは、タイミング回路146、オンレータ148、図 3に示した駆動ラインデコーダ48を有することが可能 であり、その他の主要な副御回路はオフチップ装置内に 存在することが可能である。この様な形態を図6に示し てある。即ち、図6に示した如く、多数の行及び列の強 諸電体セルからなるアレイ200及び駆動ラインデコー ダ4.8が設けられている。又、制御及びリフレッシュ回 路62内にはオンレータ及びタイミング回路が設けられ ている。しかしながち、タイミング回路146は外部リ フレッシュ端子202へ接続されている。プロセサ20 4は、典型的にこの様なメモリをアクセスするタイプの ものとすることが可能であり、それは端子202ヘリフ レッシュ信号を供給すると共にバス206上にアドレス を供給する。又、春込みイネーブル及びチップ選択信号 は、プロセザ204により制御され、読取り動作とリフ レッシュ動作と書込み動作とを有するリフレッシュシー ケンスを実施する。

【()()4.1】図6に示した実施例の利点は、プロセサ2 () 4 が、例えば予め定めた時間間隔の後、又は所定数の メモリアクセスの後、又はその他の基準が充足された場 合などのような任意の時間にリフレッシュシーケンスを 実施すべくプログラムすることが可能であるということ である。別の利点は、プロセサ204が、メモリの使用 が低い期間中にリフレッシュ動作を実施することが可能 であるということである。更に、プロセサ204は、リ フレッシュ動作期間中に、メモリのその他の通常のアク セスが、リフレッシュ動作が完了するまで中断させるこ とが可能であるようにプログラムすることが可能であ 断しての通常の電圧の単一の長いパルスで達成すること 50 る。プロセサ204は図6における強誘電体メモリとは (13)

24

別体に示してあるが、強誘電体メモリ自身は、例えばマ イクロコントローラにおける如く、プロセサ204と同 一のチップ上に集積化させることが可能である。


23


【① 042】その目的のために、非揮発性強誘電体メモ リと共に動作するプロセサは、プロセサの電力喪失に続 いて、プロセサを再開始する期間中に極めて有利なもの となる場合がある。強誘電体メモリを使用することによ り、プロセサは、再プートすることなしに、即ち「ウオ ーム」開始なしで再開始することが可能である。換言す データは失われることはなく、従ってデータを外部ディ スケから読取り且つダイナミックメモリ内に書込むこと は必要ではない。ウオームスタートを使用することによ り、プロセサの再開始動作は実質的に瞬間的であり、状 療ベクトル、コード及びデータは非揮発性メモリ内に格 納された状態で残存する。


【①①43】リフレッシュ動作を実施する更に別の実施 例を図7に示してある。 スタンダードのパッケージ型強 誘電体RAM210が、チップへDC電圧を供給するた めのピン214を有している。このバッケージ型メモリ センゼ<u>の1</u>の投票が2時には、中央の野野の基金にいった。 的に再度書込まれる。


【① ① 4.4 】別注として、又は付加的に、強調電体メモ リバッケージ210の共通端子214を、通倉動作期間 中に参照番号224で示した回路共通部へ接続させるこ とが可能である。スイッチ222は、共通端子214へ 負の電圧を印加するために別のコンタクト226ヘスイ ッチさせることが可能である。この様に、強誘電体コン デンサを補断して印加させた電圧を 更に増加させて強 誘電体物質をリプレッシュさせることが可能である。図 ると、プロセサの故障期間中にメモリ内に現在存在する。10 示してないが、端子214をスイッチ可能な状態で負の プログラム可能な供給管圧へ接続させ、共通総子214 に対して所望の質の電圧を接続可能な状態とさせること が可能である。

【①045】以上の如く、強誘電体容量性要素をリフレ ッシュするための種々の方法及び装置について説明し た。しかしながら、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を退脱す ることなしに種々の変形が可能であることは勿論であ る。例えば、リフレッシュ能力は、一対の強誘電体コン めのピン2 12 を有すると共に回路共通部へ接続するた 20 デンサを具備する差動メモリセルに与えることが可能で ある。更に、種々の「シャドウ」RAMメモリが従来公 とうけんしょう ストン ストングラント マラン・マット かんけんしょう









特開平5-62469

Whor Y2 BCD

TIMING CIRCUIT

[図3] D/L DECODER -110 DRIVE LINE TO READ/ WRITE CONTROL TO CONTROL CIRCUIT 62 139 Y_{REF} 130 136 DATA OUT 132~ DATA CUT 62 OSCILLATOR 148 Œ 150-

(15)


140

142

LOAD REGISTER (17)

特開平5-62469

[24]



(18)

特開平5-62469

[図7] FE RAM 210

フロントページの続き

(72)発明者 ジエームズ エム.